Et pour finir quelques éléments intéressant sur le fonctionnement du schéma comme la distorsion thermique de l'étage d'entrée,la précision du multiplicateur de courant dans les étages de puissance et la nature du courant prélevé sur l'alimentation.
Graphe 1 (haut): entrée / sortie sinus à la puissance max
Graphes 2 : variation de dissipation dans les transistors des étages d'entrée --> variation de 0.5mW à pleine puissance pour chaque transistor d'un même boîtier (dual matched). Les dissipation se compensent à l'échelle du boîtier et j'espère sur la puce commune au moins en partie
Graphe 3 : courant d'entrée et de sortie mis à la même échelle pour chaque multiplicateur de puissance. Le gain est de 74 seulement mais linéarité excellente.
Graphe 4 : variation du courant consommé sur l'alimentation (rail positif) à pleine modulation --> +/-125uA ! C'est pareil sur le rail négatif.
Graphe 1 (haut): entrée / sortie sinus à la puissance max
Graphes 2 : variation de dissipation dans les transistors des étages d'entrée --> variation de 0.5mW à pleine puissance pour chaque transistor d'un même boîtier (dual matched). Les dissipation se compensent à l'échelle du boîtier et j'espère sur la puce commune au moins en partie
Graphe 3 : courant d'entrée et de sortie mis à la même échelle pour chaque multiplicateur de puissance. Le gain est de 74 seulement mais linéarité excellente.
Graphe 4 : variation du courant consommé sur l'alimentation (rail positif) à pleine modulation --> +/-125uA ! C'est pareil sur le rail négatif.