Bonjour Hervé,
Ce fut par ailleurs une période d'intense travail, tant dehors que dedans avec des conférences via le net.
![[Image: attachment.php?aid=28987]](https://forums.melaudia.net/attachment.php?aid=28987)
Tu interviens à propos, car coïncidence, cette nuit, je pensais aux schémas inspirés par P. L. Taylor dont nous avions discuté ici avec Jacquese il y a quelques mois. On y trouve en sortie un push-pull bâti avec deux transistors de même polarité.
L'inversion de la tension de commande de la branche inférieure du circuit de Taylor est obtenue à partir de la tension collecteur du transistor de la branche supérieure via un transistor en base commune.
Pour le Kaneda, schéma ci-dessus, le procédé d'inversion repose sur l'aspect symétrique de l'étage différentiel du VAS.
Q9, voyant une impédance de collecteur élevée à cause du bootstrap de R10, 1.2 kΩ, par les émetteurs suiveurs Q11 et Q1 (de gain proche de l'unité) présente un gain en tension relativement élevé.
La charge collecteur de Q3 constitué de R12, 1.2 kΩ (en parallèle avec la base de Q5) est faible, le gain en tension fourni par ce transistor l'est en conséquence aussi, mais les émetteurs communs Q5 et Q2 en procurent.
Y a-t-il compensation et linéarisation de part et d'autres ? Je n'en sais trop rien, en tout cas, les utilisateurs de ce schéma en sont enchantés.
J'avais bien vu les conditions de travail fort différentes pour les deux transistors du VAS et envisagé l'insertion d'une base commune (base à la masse) dans le collecteur de Q3, faisant des deux un montage cascode. Les tensions collecteur de Q3 et Q9 seraient alors assez similaires.
Autre cascodisation trouvée chez un Ali-Baba de schémas :
![[Image: kaneda_mosfet.gif?height=278&width=400]](https://sites.google.com/site/francisaudio69/_/rsrc/1337965364362/6-l-amplificateur/6-9-schemas/kaneda_mosfet.gif?height=278&width=400)
A+
herve00fr a écrit :Bonjour Forr,Le confinement avec un grand terrain est tout à fait supportable.
J'espère que tu vas bien.
Ce fut par ailleurs une période d'intense travail, tant dehors que dedans avec des conférences via le net.
Citation :L'extrait que tu cites montre bien la légèreté avec laquelle sont écrites bien des notes d'application et autres productions publicitaires.Cela déplaît que l'on dénonce ce qui dépasse la négligence...
Citation :Le montage de la figure 7 n'est évidemment pas un miroir de courant.
Un miroir de courant s'efforce de respecter l'équation Iout = A*Iin où A est fixe et Iin et Iout les courants d'entrée et de sortie. Ce n'est pas une équation "petits signaux" dédiée uniquement aux calculs ou simulation "ac" mais une équation générale utilisable en transistoire.
Ici, (fig 7) il n'en est rien puisque nous somme en présence d'un transistor monté en source commune et rien d'autre.
Tout au plus peut on écrire iout = g*Rg*iin, qui est une équation petits signaux (i et g sont en minuscule) qui revient à écrire g=delta(Iout)/delta(Vgs) - grande nouveauté !-.
Prétendre que ce montage est un miroir de courant est une petite escroquerie intellectuelle, la tension Vgs est bien évidemment R*Iin, mais le courant drain du transistor est une fonction complexe et extrêmement non linéaire des tensions Vgs et Vds du trans.
Symétrie de l'étage de sortie : le processus de génération du courant dans les mos est identique, et bien que celui du haut soit un drain commun et celui du bas un source commune, il y a une certaine symétrie, même si les impédances de sortie sont surement assez différentes. Le problème est ailleurs : les drivers ne fonctionnent pas du tout dans les mêmes conditions, Vce ~fixe pour l'un et extrêmement variable pour l'autre, la dissymétrie n'a fait que se déplacer, un cascode sur ces trans la réduirait.
Tu interviens à propos, car coïncidence, cette nuit, je pensais aux schémas inspirés par P. L. Taylor dont nous avions discuté ici avec Jacquese il y a quelques mois. On y trouve en sortie un push-pull bâti avec deux transistors de même polarité.
L'inversion de la tension de commande de la branche inférieure du circuit de Taylor est obtenue à partir de la tension collecteur du transistor de la branche supérieure via un transistor en base commune.
Pour le Kaneda, schéma ci-dessus, le procédé d'inversion repose sur l'aspect symétrique de l'étage différentiel du VAS.
Q9, voyant une impédance de collecteur élevée à cause du bootstrap de R10, 1.2 kΩ, par les émetteurs suiveurs Q11 et Q1 (de gain proche de l'unité) présente un gain en tension relativement élevé.
La charge collecteur de Q3 constitué de R12, 1.2 kΩ (en parallèle avec la base de Q5) est faible, le gain en tension fourni par ce transistor l'est en conséquence aussi, mais les émetteurs communs Q5 et Q2 en procurent.
Y a-t-il compensation et linéarisation de part et d'autres ? Je n'en sais trop rien, en tout cas, les utilisateurs de ce schéma en sont enchantés.
J'avais bien vu les conditions de travail fort différentes pour les deux transistors du VAS et envisagé l'insertion d'une base commune (base à la masse) dans le collecteur de Q3, faisant des deux un montage cascode. Les tensions collecteur de Q3 et Q9 seraient alors assez similaires.
Autre cascodisation trouvée chez un Ali-Baba de schémas :
A+